

Máquinas de Estados Finitos

Moore vs. Mealy e Fatoração

Prof. Roberto de Matos

roberto.matos@ifsc.edu.br



**INSTITUTO
FEDERAL**
Santa Catarina

Câmpus
São José

- Entender como a codificação de estados pode impactar no *hardware* gerado.
- Projetar e entender as diferenças de FSMs *Moore* e *Mealy*.



Objetivo

- Entender como a codificação de estados pode impactar no *hardware* gerado.
- Projetar e entender as diferenças de FSMs *Moore* e *Mealy*.

Leitura Recomendada:

Seções 3.4.2, 3.4.3 e 3.4.4 do livro *Projeto Digital e Arquitetura de Computadores*.





Codificação de Estados



- Codificação binária:
 - Ex.: para quatro estados, 00, 01, 10, 11.
- Codificação *one hot*:
 - Número de *bits* é dado pelo número de estados.
 - Apenas um *bit* está ALTO por vez.
 - Ex.: para 4 estados, 0001, 0010, 0100, 1000.
 - Requer mais flip-flops.
 - Frequentemente, a lógica do próximo estado e da saída são mais simples.



Divisor por 3 – Codificação Binária




Divisor por 3 – Codificação Binária




State	Next State
S0	
S1	
S2	

State	Output
S0	
S1	
S2	

Divisor por 3 – Codificação Binária



(a)




(b)

State	Encoding
S0	
S1	
S2	


State	Next State
S0	
S1	
S2	

State	Output
S0	
S1	
S2	

Divisor por 3 – Codificação Binária



(a)



(b)

State	Encoding
S0	
S1	
S2	


State	Next State
S0	
S1	
S2	

State	Output
S0	
S1	
S2	


Current State		Next State		Output
S_1	S_0	S'_1	S'_0	Y



Divisor por 3 – Codificação Binária



(a)



(b)

State	Encoding
S0	00
S1	01
S2	10

State	Next State
S0	S1
S1	S2
S2	S0

State	Output
S0	1
S1	0
S2	0

Current State		Next State		Output
S_1	S_0	S'_1	S'_0	Y
0	0	0	1	1
0	1	1	0	0
1	0	0	0	0



- Tabela com codificação binária:

Current State		Next State		Output
S_1	S_0	S'_1	S'_0	Y
0	0	0	1	1
0	1	1	0	0
1	0	0	0	0



- Tabela com codificação binária:

Current State		Next State		Output
S_1	S_0	S'_1	S'_0	Y
0	0	0	1	1
0	1	1	0	0
1	0	0	0	0

- Lógica do próximo estado:

$$S'_1 = \bar{S}_1 S_0$$

$$S'_0 = \bar{S}_1 \bar{S}_0$$

- Lógica de saída:

$$Y = \bar{S}_1 \bar{S}_0$$



Divisor por 3 – Codificação Binária

■ Tabela com codificação binária:

Current State		Next State		Output
S_1	S_0	S'_1	S'_0	Y
0	0	0	1	1
0	1	1	0	0
1	0	0	0	0

■ Lógica do próximo estado:


$$S'_1 = \bar{S}_1 S_0$$

$$S'_0 = \bar{S}_1 \bar{S}_0$$



■ Lógica de saída:

$$Y = \bar{S}_1 \bar{S}_0$$

■ Circuito:




Divisor por 3 – Codificação *One Hot*




State	Next State
S0	S1
S1	S2
S2	S0

State	Output
S0	1
S1	0
S2	0

Divisor por 3 – Codificação *One Hot*



(a)




(b)

State	Encoding
S0	
S1	
S2	


State	Next State
S0	S1
S1	S2
S2	S0

State	Output
S0	1
S1	0
S2	0

Divisor por 3 – Codificação *One Hot*



(a)



(b)

State	Encoding
S0	
S1	
S2	


State	Next State
S0	S1
S1	S2
S2	S0

State	Output
S0	1
S1	0
S2	0


Current State			Next State			Output
S_2	S_1	S_0	S'_2	S'_1	S'_0	Y



Divisor por 3 – Codificação *One Hot*



(a)



(b)

State	Encoding
S0	001
S1	010
S2	100

State	Next State
S0	S1
S1	S2
S2	S0

State	Output
S0	1
S1	0
S2	0

Current State			Next State			Output
S_2	S_1	S_0	S'_2	S'_1	S'_0	Y
0	0	1	0	1	0	1
0	1	0	1	0	0	0
1	0	0	0	0	1	0



- Tabela com codificação binária:

Current State			Next State			Output
s_2	s_1	s_0	s'_2	s'_1	s'_0	Y
0	0	1	0	1	0	1
0	1	0	1	0	0	0
1	0	0	0	0	1	0



- Tabela com codificação binária:

Current State			Next State			Output
S_2	S_1	S_0	S'_2	S'_1	S'_0	Y
0	0	1	0	1	0	1
0	1	0	1	0	0	0
1	0	0	0	0	1	0

- Lógica do próximo estado:

$$S'_2 = S_1$$

$$S'_1 = S_0$$

$$S'_0 = S_2$$

- Lógica de saída:

$$Y = S_0$$



Divisor por 3 – Codificação *One Hot*

- Tabela com codificação binária:

Current State			Next State			Output
S_2	S_1	S_0	S'_2	S'_1	S'_0	Y
0	0	1	0	1	0	1
0	1	0	1	0	0	0
1	0	0	0	0	1	0

- Lógica do próximo estado:

$$S'_2 = S_1$$


$$S'_1 = S_0$$

$$S'_0 = S_2$$


- Lógica de saída:

$$Y = S_0$$


- Circuito:



■ Codificação binária:



■ Codificação one hot:




- Note que o *hardware* da codificação binária poderia ser otimizado para compartilhar a mesma porta entre Y e S'_0 .
- Observe que a codificação *one hot* requer *flip-flops* com a entrada *set* para iniciar o valor em 1.
- A melhor escolha de implementação depende do custo relativo de lógica combinacional e dos *flip-flops*, mas o projeto *one hot* geralmente é preferível para este exemplo específico.




Moore vs. Mealy

- Máquina **Moore**: saída é **função do estado**.
- Máquina **Mealy**: saída é **função do estado e da entrada**.
- Ambas as máquinas têm a mesma “capacidade de computação”.
- Qual a implicação para implementar um controlador?

Moore FSM



Mealy FSM




- Máquina *Moore*:



Exemplo: *Moore* vs. *Mealy*

■ Máquina *Moore*:




■ Máquina *Mealy*:




Exemplo: Moore vs. Mealy

■ Máquina Moore:




■ Máquina Mealy:



Exemplo: Moore vs. Mealy

■ Máquina Moore:



State	Encoding
S0	00
S1	01
S2	10


■ Tabela de transição:

Current State		Inputs A	Next State	
S_1	S_0		S'_1	S'_0
0	0	0		
0	0	1		
0	1	0		
0	1	1		
1	0	0		
1	0	1		



Exemplo: Moore vs. Mealy

■ Máquina Moore:



State	Encoding
S0	00
S1	01
S2	10

■ Tabela de transição:

Current State		Inputs	Next State	
S_1	S_0	A	S'_1	S'_0
0	0	0	0	1
0	0	1	0	0
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	0	0


$$S'_1 = S_0 \cdot A$$

$$S'_0 = \bar{A}$$



Exemplo: Moore vs. Mealy

■ Máquina Moore:



State	Encoding
S0	00
S1	01
S2	10


■ Tabela de saída:

Current State		Output
S_1	S_0	Y
0	0	
0	1	
1	0	



Exemplo: Moore vs. Mealy

■ Máquina Moore:



State	Encoding
S0	00
S1	01
S2	10

■ Tabela de saída:


Current State		Output
S_1	S_0	Y
0	0	0
0	1	0
1	0	1

$$Y = S_1$$



Exemplo: Moore vs. Mealy

■ Máquina Mealy:



State	Encoding
S0	0
S1	1


■ Tabela de transição e saída:

Current State	Input	Next State	Output
S_0	A	S'_0	Y
0	0		
0	1		
1	0		
1	1		



Exemplo: Moore vs. Mealy

■ Máquina Mealy:



State	Encoding
S0	0
S1	1

■ Tabela de transição e saída:

Current State	Input	Next State	Output
S_0	A	S'_0	Y
0	0	1	0
0	1	0	0
1	0	1	0
1	1	0	1

$$S'_0 = \bar{A}$$

$$Y = S_0 \cdot A$$




- Circuito *Moore*:



Exemplo: *Moore* vs. *Mealy*


■ Circuito *Moore*:




■ Circuito *Mealy*:

Exemplo: *Moore* vs. *Mealy*

■ Circuito *Moore*:




■ Circuito *Mealy*:



Exemplo: Moore vs. Mealy

■ Forma de onda:



- Qual máquina é melhor?



Exemplo: *Moore* vs. *Mealy*

- Qual máquina é melhor?
- Depende do tipo de sinal de controle que será gerado.
- O sistema controlado é sensível à borda?
 - Por exemplo, habilitar o sinal do contador.
 - Ambas máquinas podem ser usadas, mas *Mealy* é mais rápida.
- O sistema controlado é sensível a nível?
 - Por exemplo, sinal de habilitação de gravação de *SRAM*.
 - *Moore* é preferida.



Procedimento de projeto de uma FSM

Procedimento de projeto de uma FSM

- Identifique as entradas e as saídas.
- Analise o problema para verificar qual tipo de FSM é mais adequada.
- Esboce um diagrama de transição de estado.
- Para uma máquina de Moore:
 - Faça uma tabela de transição de estado.
 - Faça uma tabela de saída.
- Para uma máquina Mealy:
 - Escreva uma tabela combinada das transições de estado e de saída.
- Selecione a codificação dos estados – a sua seleção afeta o projeto do hardware.
- Escreva as equações Booleanas para a lógica do próximo estado e de saída.
- Esboce o esquema de circuito.



Fim!